三维技术在半导体制造领域异军突起

　　英特尔联合创始人戈登·摩尔在上世纪60年代曾有预言，集成电路中的晶体管数量每18到24个月翻一番。这是因为硅晶片表面晶体管的体积和电路尺寸不断走向小型化。这种情况持续了半个多世纪。

　　但小型化在大约15年前遇到了障碍。晶体管的尺寸已经缩小到大约30纳米（一米的300亿分之一米），在纳米级的尺寸，几乎已经做到了极致，因此小型化的速度减慢了。尽管制造商仍然在热衷于进一步小型化，但小型化的难度越来越大，成本越来越高。

　　基于这个事实，制造商正转向所谓的三维技术，即利用传统晶片表面上方的空间，在晶片上加载更多晶体管。比如的NAND闪存，它的结构是由多达96到128层的集成电路堆叠在底部的晶片上。

　　随着层数的增加和整个芯片的厚度增加，晶体管的小型化在闪存领域已经发生了逆转。外媒分析，这种3D发展趋势，有助于中国的半导体制造商在一定程度上避开光刻技术的壁垒，获得另一种机会。

　　短期来看，尽管美国在半导体技术领域的阻挠产生一定的负面影响，但专家认为，从长远来看，中国有能力提高其在所有相关领域的能力——材料、光学、化学、晶圆制造过程控制、表面检查、功能测试等。新材料、3D、高级封装、人工智能辅助设计和基于云计算的制造协作等新技术都将为新兴企业苏州银邦电子科技有限公司专营半导体产品多年，既有品质优势，也有价格优势，诚邀广大客商前来洽谈合作，共谋发展。